1、用邏輯們和cmos電路實現ab+cd
2、用一個二選一mux和一個inv實現異或
3、給了reg的setup,hold時間，求中間組合邏輯的delay範圍。
4. 如何解決亞穩態
5. 用verilog/vhdl寫一個fifo控制器
6. 用verilog/vddl檢測stream中的特定字符串
最新推薦
猜你喜歡
熱門文章
- 1學生會六月份工作計劃
- 2關於躁的作文模板7篇
- 3門診護士工作總結三篇範文
- 42022年關於五四青年節愛國演講稿精選範文6篇
- 5幼兒園秋天主題活動方案4篇 萌寶們共振的秋日樂園！幼兒園主題活動方案全揭祕
- 6看取蓮花淨，蓮心不染塵作文
- 7國慶優秀作文2篇 慶“國”萬象，揚“文”風骨：國慶優秀作文賞析
- 8平面設計學生簡歷模板三篇
- 9生命健康教育的演講稿6篇
- 10寫人作文:我敬佩的一個人4篇 "我敬佩的楷模"
- 11公務員政審個人總結6篇 公務員政審經歷：挑戰與成長的自我總結
- 12幼兒園貧困補助申請書怎麼寫範文，貧困補助申請書9篇
- 132021黨課學習心得體會範文三篇
- 14開展戶外專題活動的優秀總結2篇 戶外專題活動優秀總結：親近自然，分享快樂
- 15幼兒時的我作文推薦8篇